三星準備推出512GB DDR5-7200內存！8層TSV堆棧封裝立大功
三星準備推出512GB DDR5-7200內存！8層TSV堆棧封裝立大功
在近期HotChip 33大會上， 三星對外公布了他們正在開發(fā)擁有8層TSV封裝的DDR5內存，相對于三星目前4層TSV封裝的DDR4，容量提升了兩倍，使未來單根512GB的DDR5成為可能。 根據外媒的**，三星通過優(yōu)化封裝，芯片之間的間隙減少了40%，而且使用薄晶圓技術，使得8層TSV封裝的DDR5高度其實比4層的DDR4更低，還能帶來更好的散熱能力。
需要注意的是，目前面向服務器市場的DDR4內存最多做到單根256GB，而消費級市場最多是64GB和32GB。
一根DDR5內存的容量能達到512GB，這確實是一個巨大的進步。 而在其中，我們也能注意到該成果的實現(xiàn)是得益于8層TSV封裝技術。那么，什么是TSV封裝技術呢？這便是今天我們主要講的內容。 TSV，即硅通孔技術（Through Silicon Via）是一項高密度封裝技術， 正在逐漸取代目前工藝比較成熟的引線鍵合技術，被認為是第四代封裝技術。
TSV技術通過銅、鎢、多晶硅等導電物質的填充，實現(xiàn)硅通孔的垂直電氣互連。硅通孔技術可以通過垂直互連減小互連長度，減少信號延遲，降低電容/電感，實現(xiàn)芯片間的低功耗，高速通訊，增加帶寬和實現(xiàn)器件集成的小型化。 基于TSV技術的3D封裝主要有這幾個方面的優(yōu)勢：更好的電氣互連性能;更寬的帶寬;更高的互連密度;更低的功耗;更小的尺寸;更輕的質量。
與以往的IC封裝鍵合和使用凸點的疊加技術不同， TSV能夠使芯片在三維方向堆疊的密度**，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。 然而，TSV與常規(guī)封裝技術有一個明顯的不同點，TSV的制作可以集成到制造工藝的不同階段。在晶圓制造CMOS或BEOL步驟之前完成硅通孔通常被稱作Via-first。
此時，TSV的制作可以在Fab廠前端金屬互連之前進行，實現(xiàn)core-to-core的連接。該方案目前在微處理器等高性能器件領域研究較多，主要作為SoC的替代方案。Via-first也可以在CMOS完成之后再進行TSV的制作，然后完成器件制造和后端的封裝。
而將TSV放在封裝生產階段，通常被稱作Via-last，該方案的明顯優(yōu)勢是可以不改變現(xiàn)有集成電路流程和設計。 目前，部分廠商已開始在高端的Flash和DRAM領域采用Via-last技術,即在芯片的周邊進行通孔，然后進行芯片或晶圓的層疊 。 TSV工藝包括深硅刻蝕形成微孔，絕緣層、阻擋層、種子層的沉積，深孔填充，化學機械拋光，減薄、pad的制備及再分布線制備等。主要工藝包括以下幾個部分： 其中，TSV深孔的填充技術是3D集成的關鍵技術，也是難度較大的一個環(huán)節(jié)，TSV填充效果直接關系到集成技術的可靠性和良率等問題，高的可靠性和良率對于3D TSV堆疊集成實用化是至關重要的。
而在基片減薄過程中保持良好的完整性，避免裂紋擴展是TSV工藝過程中的另一個難點。目前主要的技術難點分為幾個方面： 總的來說，目前3D封裝的硅通孔技術還處于高速發(fā)展時期，但是由于該技術具有更小的封裝尺寸，更高的封裝密度，以及具有適應半導體器件發(fā)展方向的高性能與低功耗種種優(yōu)勢，因此硅通孔技術具有廣闊的前景以及成為微電子行業(yè)熱門領域的潛質。
常見攝像頭芯片的封裝方式有COB,CSP,TSV,Neopac,PLCC,CLCC，各有什么區(qū)別？
COB： 是指Chip On Board。這種方式是將最原始的芯片(Bare Die，裸片)，通過打線（Wire Bond）的方式把芯片上的信號和線路板連接在一起。
這種方式需要有專門的DA,WB等一些列機臺配合。
\\x0d\\x0aCSP：這種方式是預先把Die通過半導體封裝做成類似BGA的方式。但是由于封裝的尺寸很小，所以叫做Chip Scale Package (芯片尺寸封裝)。\\x0d\\x0aTSV：是指Through Silicon Vias（硅通孔）技術。TSV對比CSP，差別在于在封裝設計的時候，可以通過導通孔（Via）來減少走線面積。
\\x0d\\x0aPLCC：Plastic Leaded Chip Carrier，這種方式是在COB基礎上演變出來的。相當于把sensor預先通過COB制程打到基板上，然后再蓋上支架（Bracket），貼上IR，成為PLCC。PLCC的底部四邊含有焊盤，這樣就可以通過SMT方式把PLCC打到FPC上。
SMT后可以再組裝馬達和鏡頭做成攝像頭模組。\\x0d\\x0aCLCC：Ceramic leaded chip carrier，和PLCC類似。區(qū)別在于基板為陶瓷基板。
這是早期模組才使用的一種方式。\\x0d\\x0aNeopac：是韓系sensor比較常見到的一種方式，Neopac是廠商起的名字。這種封裝是預先在玻璃上通過做出線路，然后再通過flip chip（覆晶，倒裝）的方式把sensor對位貼合到線路上。
再通過值球方式在玻璃的四周預留大錫球，以便進行SMT。
2017封測年會筆記：物聯(lián)網時代的先進封裝
2017年**半導體封裝測試技術與市場年會已經過去一個月了，但半導體這個需要厚積薄發(fā)的行業(yè)不需要蹭熱點，一個月之后，年會上專家們的精彩發(fā)言依然余音繞梁。除了“封裝測試”這個關鍵詞，嘉賓們提的最多的一個關鍵詞是“物聯(lián)網”。
因此，將年會上的嘉賓觀點稍作整理，讓我們再一起思考一下物聯(lián)網時代的先進封裝。
智能手機增速放緩 半導體下游市場的驅動力經歷了幾個階段，首先是出貨量為億臺量級的個人電腦，后來變成十億臺量級的手機終端和通訊產品，而從2010年開始，以智能手機為代表的智能移動終端掀起了移動互聯(lián)網的**，成為**的殺手級應用?；仡欀暗亩?，下游電子行業(yè)殺手級應用極大的拉動了半導體產業(yè)發(fā)展，不斷激勵半導體廠商擴充產能，提升性能，而隨著半導體產量提升，半導體價格也很快下降，更便宜更高性能的半導體器件又反過來推動了電子產業(yè)加速發(fā)展，半導體行業(yè)和電子行業(yè)相互激勵，形成了良好的正反饋。但在目前， 智能手機的滲透率已經很高，市場增長率開始減緩，下一個殺手級應用將會是什么？ 物聯(lián)網可能成為下一個殺手級應用 根據IHS的預測，物聯(lián)網節(jié)點連接數(shù)在2025年將會達到700億。 從數(shù)量上來看，物聯(lián)網將十億量級的手機終端產品遠遠拋在后面，很可能會成為下一波的殺手級應用。
但物聯(lián)網的問題百科是產品多樣化，應用非常分散。我們面對的市場正從單一同質化大規(guī)模市場向小規(guī)模異質化市場發(fā)生變化。對于半導體這種依靠量的行業(yè)來說，芯片設計和流片前期投入巨大，沒有量就不能產生規(guī)模效應，攤銷到每塊芯片的成本非常高。
除了應對小規(guī)模異質化的挑戰(zhàn)， 物聯(lián)網需要具備的關鍵要素還包括 ：多樣的傳感器（各類傳感器和Sensor Hub），分布式計算能力（云端計算和邊緣計算），靈活的連接能力（5G，WIFI，NB-IOT，Lora, Bluetooth, NFC，M2M…），存儲能力(存儲器和數(shù)據中心)和**安全。這些關鍵要素會**CPU/AP/GPU，SSD/Memory,生物識別芯片，無線通訊器件，傳感器，存儲器件和功率器件的發(fā)展。 物聯(lián)網多樣化的下游產品對封裝提出更多要求 物聯(lián)網產品的多樣性意味著芯片制造將從單純追求制程工藝的先進性，向既追求制程先進性，也最求產品線的寬度發(fā)展。
物聯(lián)網時代的芯片可能的趨勢是：小封裝，高性能,低功耗,低成本,異質整合（Stacking，Double Side, EMI Shielding, Antenna…）。 汽車電子的封裝需求： 汽車電子目前的熱點在于ADAS系統(tǒng)和無人駕駛AI深度學習。全球汽車2016年產銷量約為8000萬臺，其中**市場產銷量2800萬臺，為汽車電子提供了足夠大的舞臺。
ADAS汽車系統(tǒng)發(fā)展前景廣闊，出于安全考慮，美國NHTSA要求從2018年5月起生產的汽車需要強制安裝**影像顯示系統(tǒng)。此外，車道偏離警示系統(tǒng)（LDW），前方碰撞預警系統(tǒng)（FCW），自動緊急剎車系統(tǒng)（AEBS），車距控制系統(tǒng)（ACC），夜視系統(tǒng)（NV）市場也在快速成長。**一二線城市交規(guī)越來越嚴格也使得人們對ADAS等汽車電子系統(tǒng)的需求提升。ADAS，無人駕駛，人工智能，深度學習對數(shù)據處理實時性要求高，所以要求芯片能實現(xiàn)超高的計算性能，另外對芯片和模塊小型化設計和散熱也有要求，未來的汽車電子芯片可能需要用2.5D技術進行異構性的集成，比如將CPU，GPU，F(xiàn)PGA，DRAM集成封裝在一起。
個人移動終端的封裝需求： 個人消費電子市場也將繼續(xù)穩(wěn)定增長，個人消費電子設備主要的訴求是小型化，省電，高集成度，低成本和模塊化。比如個人移動終端要求能實現(xiàn)多種功能的模塊化，將應用處理器模塊，基帶模塊，射頻模塊，指紋識別模塊，通訊模塊，電源管理模塊等集成在一起。這些產品對芯片封裝形式的要求同樣是小型化，省電，高集成度，模塊化，芯片封裝形式主要是“Stack Die on Passive”,“Antenna in SiP”,“Double Side SiP等。比如蘋果的3D SiP集成封裝技術，從過去的ePOP & BD PoP，發(fā)展到目前的是HBW-PoP和FO-PoP，下一代的移動終端封裝形式可能是FO-PoP加上FO-MCM,這種封裝形式能夠提供更加超薄的設計。
5G **芯片的封裝需求： 5G**和基于物聯(lián)網的NB-IOT**建設意味著**芯片市場將會有不錯的表現(xiàn)。與**密切祥光的大數(shù)據，云計算和數(shù)據中心，對存儲器芯片和FPGA GPU/CPU的需求量非常大。通信**芯片的特點是大規(guī)模，高性能和低功耗，此外，知識產權（IP）核復雜、良率等都是廠商面臨的重要問題。這些需求和問題也促使**芯片封裝從Bumping & FC發(fā)展到2.5D，F(xiàn)O-MCM和3D。
而TSV技術的成功商用，使芯片的堆疊封裝技術取得了實質性進展，海力士和三星已成功研發(fā)出3D堆疊封裝的高帶寬內存（HBM），Micron和Intel等也正在聯(lián)合推動堆疊封裝混合存儲立方體（HMC）的研發(fā)。在芯片設計領域，BROADCOM、GLOBAL FOUNDRIES等公司也成功引入了TSV技術，目前已能為通信**芯片提供2.5D堆疊后端設計服務。 上游晶圓代工廠供應端對封裝的影響 一方面，下游市場需求非常旺盛，另外一方面，大基金帶領下的資本對晶圓代工制造業(yè)持續(xù)大力投資，使得上游的制造一直在擴充產能.據SEMI估計,全球將于2017年到2020年間投產62座半導體晶圓廠，其中26座在**大陸，占全球總數(shù)的42%。
目前晶圓廠依然以40 nm以上的成熟制程為主，占整體晶圓代工產值的60%。未來，汽車電子，消費電子和**通信行業(yè)對芯片集成度、功能和性能的要求越來越高，主流的晶圓廠中芯和聯(lián)電都在發(fā)展28nm制程，其中臺積電28nm制程量產已經進入第五年，甚至已經跨入10Xnm制程。 隨著晶圓技術節(jié)點不斷逼近原子級別，摩爾定律可能將會失效。
如何延續(xù)摩爾定律？可能不能僅僅從晶圓制造來考慮，還應該從芯片制造全流程的整個產業(yè)鏈出發(fā)考慮問題，需要 對芯片設計，晶片制造到封裝測試都進行系統(tǒng)級的優(yōu)化。 因此， 晶圓制造，芯片封測和系統(tǒng)集成三者之間的界限將會越來越模糊。 首先是芯片封測和系統(tǒng)集成之間出現(xiàn)越來越多的子系統(tǒng)，各種各樣的系統(tǒng)級封裝SiP需要將不同工藝和功能的芯片，利用3D等方式全部封裝在一起，既縮小體積，又提高系統(tǒng)整合能力。Panel板級封裝也將大規(guī)模降低封裝成本，提高勞動生產效率。
其次，芯片制造和芯片封測之間出現(xiàn)了扇入和扇出型晶圓級封裝，F(xiàn)O-WLP封裝具有超薄，高I/O腳數(shù)的特性，是繼打線，倒裝之后的第三代封裝技術之一，最終芯片產品具有體積小，成本低，散熱佳，電性能優(yōu)良，可靠性高等優(yōu)勢。 先進封裝的發(fā)展現(xiàn)狀 先進封裝形式在國內應用的越來越多，傳統(tǒng)的TO和DIP封裝類型市場份額已經低于20%， 最近幾年，業(yè)界的先進封裝技術包括以晶圓級封裝（WLCSP）和載板級封裝（PLP）為代表的2.1D，3D封裝，F(xiàn)an Out WLP，WLCSP，SIP以及TSV, 2013年以前，2.5D TSV封裝技術主要應用于邏輯模塊間集成，F(xiàn)PGA芯片等產品的封裝，集成度較低。2014年，業(yè)界的3D TSV封裝技術己有部分應用于內存芯片和高性能芯片封裝中，比如大容量內存芯片堆疊。
2015年，2.5D TSV技術開始應用于一些高端GPU/CPU,**芯片,以及處理器（AP）+內存的集成芯片中。3D封裝在集成度、性能、功耗，更小尺寸，設計自由度，開發(fā)時間等方面更具優(yōu)勢，同時設計自由度更高，開發(fā)時間更短，是各封裝技術中**發(fā)展前景的一種。在高端手機芯片，大規(guī)I/O芯片和高性能芯片中應用廣泛，比如一個MCU加上一個SiP，將原來的尺寸縮小了80%。 目前國內領先封裝測試企業(yè)的先進封裝能力已經初步形成 長電科技王新潮董事長在2017半導體封裝測試年會上，對于**封測廠商目前的先進封裝技術水平還提到三點： SiP 系統(tǒng)級封裝： 目前集成度和精度等級**的SiP模組在長電科技已經實現(xiàn)大規(guī)模量產;華天科技的TSV+SiP指紋識別封裝產品已經成功應用于華為系列手機。
WLP 晶圓級封裝 ：長電科技的Fan Out扇出型晶圓級封裝累計發(fā)貨超過15億顆，其全資子公司長電先進已經成為全球**的集成電路Fan-In WLCSP封裝基地之一;晶方科技已經成為全球**的影像傳感器WLP晶圓級封裝基地之一。 FC 倒裝封裝： 通過跨國并購，國內領先企業(yè)獲得了國際先進的FC倒裝封裝技術，比如長電科技的用于智能手機處理器的FC-POP封裝技術;通富微電的高腳數(shù)FC-BGA封裝技術;國內三大封測廠也都基本掌握了16/14nm的FC倒裝封裝技術。
大佬出手即王炸！三星推出DDR5 7200內存，單條就有512GB
隨著Intel十二代酷睿離發(fā)布的時間越來越近，其他廠商也開始在配套的硬件上開始投入。對于新平臺而言，除了處理器和主板之外，另一個不可或缺的就是內存了。
盡管十二代酷睿同時支持DDR4和DDR5內存，但是顯然要發(fā)揮整個平臺**的性能，那么一對DDR5內存是必不可少的。
之前三星、鎂光、海力士都展示了自己的DDR5內存模板，十銓甚至還已經將自己的DDR5內存成品上市，不過頻率都還比較低，和現(xiàn)在的高頻DDR4內存相比沒有太大的優(yōu)勢。不過現(xiàn)在世界內存**大廠三星親自出手了，對外公布了他們正在開發(fā)的8層TSV封裝DDR5內存，不但內存頻率超高，同時容量也很夸張。 現(xiàn)在的三星DDR4服務器內存是用4層TSV封裝的，容量**能達到256GB一根，而用8層TSV封裝后，容量理論上是翻倍的，所以三星的DDR5內存**能做到單根512GB的容量。如果按照傳統(tǒng)的技術，封裝層數(shù)越多，那么內存的高度也就越高，同時芯片之間的密度減小，并不利于散熱。
不過據說三星采用優(yōu)化封裝和薄晶圓技術，讓DDR5內存的高度比DDR4內存更低，同時散熱也有加強。 在頻率部分，三星的DDR5內存現(xiàn)在已經可以達到7200MHz，這基本上是現(xiàn)在DDR4內存非常難達到的一個頻率了，即便民間高手通過各種顆粒和手段超到接近的頻率，但延遲已經非常高了。如果按照三星的說法，新的DDR5內存在性能上要比DDR4內存高出85%左右，更關鍵是這內存的工作電壓只有1.1V，所以它會比DDR4更節(jié)能，未來如果有DIY玩家超頻的話，那么DDR5內存的超頻潛力也會更大。
雖然三星自己也會推出成品內存，但很顯然這次三星發(fā)布的DDR5內存模塊，更像是一個打樣，未來應該會吸引其他內存廠商來采用三星的這套DDR5內存模塊。而且必須要說的是，盡管容量和頻率都達到了點DDR5內存的新高，但是三星這次的DDR5內存主要針對的是服務器市場，畢竟民用市場一般來說，DDR5內存單條64GB容量就差不多到頂了。 現(xiàn)在的DDR4內存，民用產品高的大概就32GB，插滿四根能獲得**128GB內存的容量;不過未來如果用DDR5內存的話，插滿應該會有256GB的容量。
這應該會是服務器市場之外，民用電腦系統(tǒng)**次能達到這么高的內存容量。 三星認為，盡管今年Intel會推出十二代酷睿，明年AMD也會推出Zen 4處理器，但是DDR5內存普及還是需要時間。所以三星預計會在2023年或2024年全面過渡到DDR5內存上，其實這個速度已經比當年DDR3過渡到DDR4快多了。
至于三星自己，由于是內存行業(yè)的老大，所以三星不會等待，今年下半年就會量產DDR5 7200的模塊。
